Multi-aks kontwòl motè
Tradisyonèlman, aplikasyon pou kontwòl endistriyèl motè itilize mikrokontroleur oswa DSPs nan kouri algoritm yo konplèks ki nesesè pou kontwòl motè. Nan pifò tradisyonèl kondui endistriyèl, FPGAs yo te itilize ak mikrokontroleur oswa DSPs pou akizisyon done ak pwoteksyon vit-aksyon. . Anplis de sa nan done akizisyon, PWM jenerasyon, ak pwoteksyon lojik, FPGAs te tradisyonèlman pa te jwe yon gwo wòl nan aplikasyon algoritm kontwòl motè.
Metòd pou aplike yon algorithm kontwòl motè lè l sèvi avèk yon mikrokontwolè oswa DSP pa fasil pwolonje nan motè miltip opere nan vitès endepandan (milti-aks kontwòl motè). Microsemitech SmartFusion2 SoCFPGA a kapab entegre ak entegre ak yon kondwi motè milti-aks lè l sèvi avèk yon aparèy sèl. kontwòl
Kontwòl kapab divize an de pati. Yon pati yo itilize pou kontwole algoritm kontwòl oryantasyon jaden (FOC), kontwòl vitès, kontwòl aktyèl, estimasyon vitès, estimasyon pozisyon, ak jenerasyon PWM; lòt pati a gen ladan pwofil vitès, karakteristik chaj, kontwòl pwosesis, ak pwoteksyon (fot ak alam). Aplikasyon algorithm FOC a se tan kritik ak bezwen yo dwe fèt nan pousantaj trè wo pran echantiyon (nan ranje a mikrospèk), espesyalman pou motè segondè vitès ak inductance ba stator. Sa fè li pi avantaje aplike algoritm FOC nan FPGAs. Pwosesis kontwòl, pwofil vitès, ak lòt pwoteksyon pa mande pou dènye nouvèl vit, pou yo kapab egzekite nan pi piti pousantaj echantiyon yo (nan seri milisgond lan) epi yo ka pwograme nan sub-bati-an Cortex-M3 subsystem.
Transistè a chanje peryòd jwe yon wòl enpòtan nan kondwi a. Si tan ekzekisyon an FOC bouk se pi kout pase peryòd la oblije chanje, modil la kenkayri ka re-itilize pou kalkile vòltaj la nan dezyèm motè a. Sa vle di ke aparèy la ka delivre pi gwo pèfòmans nan pri a menm.
(1) Modil kontwòl modil IP. Figi 3 montre algorithm algorithm algorithm algorithm algorithm algorithm algorithm, ki diskite nan seksyon sa a epi li bay kòm yon nwayo IP.
● PI kontwolè. Yon kontwolè pwopòsyonèl-entegral (PI) se yon mekanis fidbak pou kontwole paramèt sistèm yo. Li te gen de paramèt benefis paramètres-pwopòsyonèl ak entegral konstante genyen-ki kontwole repons lan dinamik nan kontwolè a. Eleman nan pwopòsyonèl nan kontwolè a PI se pwodwi a nan konstan nan genyen konstan ak opinyon an erè, ak eleman ki entegral se pwodwi a nan erè a kimilatif ak konstan nan genyen konstan. Sa yo de konpozan yo te ajoute ansanm. Faz nan entegrasyon nan kontwolè a PI ka lakòz enstabilite nan sistèm an paske valè yo done ogmante san kontwòl. Sa a monte enkontrole nan done yo rele saturation entegral, ak tout enplemantasyon kontwolè PI gen ladan yon mekanis anti-jele asire ke pwodiksyon kontwolè a limite. Modil PI kontwolè IPI mikrosemi a sèvi ak yon algorithm kenbe-sou-saturation pou anti-souke. Modil sa a bay tou karakteristik adisyonèl pou mete valè pwodiksyon inisyal la.
• Kontwòl oryante jaden (FOC). FOC a se yon algorithm ki bay aktyèl aktyèl nan motè a pa poukont pou detèmine ak kontwole koupl la ak mayetik eleman aktyèl. Nan yon motè pèmanan motè synchrone (PMSM), rotor la te mayetik. Se poutèt sa, aktyèl la apwovizyone nan motè a se sèlman itilize pou koupl. FOC se yon algorithm kalkil entansif, men konsepsyon referans motè mikrosemi a te bati pou itilize optimal resous aparèy. Algorithm FOC a gen ladan Clarke, Park, inverse Clarke, ak inverse Park transfòme.
● Estimasyon Angle. Yon opinyon FOC la se ang lan rotor. Detèminasyon egzak nan kwen an rotor se esansyèl nan asire konsomasyon pouvwa ki ba. Ajoute detèktè fizik ki detèmine pozisyon ak vitès ogmante pri sistèm ak disponiblite. Algoritm sansoryèl ede elimine detèktè men ogmante konpleksite enfòmatik. Microsemi ofri de ang kalkil algorithm ang IP IP pou sans control-yon sèl ki baze sou obsèvatè a Luenberger ak lòt la ki baze sou kalkil tounen EMF tounen. Konpayi a ofri tou yon konsepsyon referans apa ki baze sou detèktè Hall ak ankodeur.
● PLL. Se PLL a itilize pou siyal synchronisation epi li itil nan aplikasyon anpil, tankou estimasyon ang de varyateur la ak gram synchronisation.
● Limite Faktè. Modilite to a limit ka aplike chanjman lis nan varyab varyab oswa entrain. Pou egzanp, nan yon sistèm kontwòl motè, si vitès ki nesesè pa motè a toudenkou chanje, sistèm la ka vin enstab. Pou evite sitiyasyon sa yo, modil la limite pousantaj yo itilize tranzisyon soti nan vitès inisyal la nan vitès la vle. Ka modil la limit pousantaj dwe configuré kontwole pousantaj la nan chanjman.
● Modil vektè espas. Modil la modil vektè espas amelyore itilizasyon bis la DC ak elimine pulsasyon kout soti nan switch transistè. Paske tranzistò a vire-on / vire-off tan se pi long pase direksyon batman kè a, pulsasyon kout ka lakòz move konpòtman oblije chanje.
● twa-faz PWM jenerasyon. Nan fen tout kalkil, yon vòltaj motè twa-faz ki disponib. Sa yo tansyon yo itilize jenere siyal yo commutation nan transistors yo nan varyateur la. Modil PWM la jenere switch siyal pou sis (twa segondè-kòt ak twa ba-kòt) transistors ak karakteristik avanse tankou tan mouri ak ensèsyon lè reta. Pwogram pwogramasyon enpòte mouri mouri a ede pou fè pou evite katastwofik sikwi kout sou broch yo varyateur. Prezante enpresyon an reta enprimasyon tan pèmèt ADC mezi yo dwe senkronize ak jenerasyon PWM siyal. Ka modil la dwe configuré yo opere avèk yon varyateur ki gen ladan sèlman nan N-MOSFETs oswa yon varyateur ki gen ladan tou de N-MOSFETs ak P-MOSFETs.
(2) Debaz konsepsyon FPGA nan SoC la. An jeneral, debogaj yon konsepsyon sou yon mikrokontroleur se relativman pi senp pase debogaj sou yon FPGA. Nan SoCs, ou ka pran avantaj de pèfòmans nan segondè nan FPGAs pandan w ap kenbe avantaj ki genyen nan pi vit debogaj nan mikrokontroleur. Subsystem mikrokontwolè ak achitekti FPGA nan Microsemitech SmartFusion2 SoCFPGA ka kominike youn ak lòt atravè otobis AMBAAPB oswa AXI. Sa a pèmèt done tès yo dwe sou fòm piki nan FPGA twal oswa done debogaj soti nan twal la FPGA ede visualized done entèn pou ègzekutabl ak pou an tan debogaj an tan. Ka kòd la firmwèr dwe kouri nan yon etap sèl, ak kadav yo ka mete nan kòd la analize done yo enskri FPGA.
Multi-aks motè kontwòl solisyon an ki baze sou SmartFusion2 SoCFPGA se konekte nan PC a lame atravè USB ak kominike ak koòdone nan itilizatè grafik (entèfas) yo kòmanse / sispann motè a, mete motè vitès motè ak lòt paramèt sistèm, ak trase jiska kat sistèm varyab, tankou vitès motè, motè aktyèl ak ang rotor (Figi 4).
(3) Ekosistèm. Microsemi ofri yon seri rich bibliyotèk IP, ki gen ladan plizyè fonksyon kontwòl motè diskite pi bonè. Modil sa yo ka fasil Customized epi yo ka porté nan aparèy Microsemi. Modil sa yo ka grafikman configuré ak konekte lè l sèvi avèk zouti nan SmartDesign nan lojisyèl LiberoSoC. Avèk sa yo IP blòk, konsèpteur ka siyifikativman diminye tan ki nesesè yo aplike algoritm kontwòl motè nan yon FPGA.
Modil IP sa yo te teste sou motè kouri nan jiska 30,000 r / min ak 200 kHz oblije chanje frekans.
Endistriyèl pwotokòl kominikasyon
Tandans lan nan rezo endistriyèl se ranplase pwen-a-pwen kominikasyon lè l sèvi avèk pi vit kominikasyon rezo. Reyalize tankou gwo vitès kominikasyon mande pou sipò pou pi gwo Pleasant, ki se pa fasil pou mikrokontroleur oswa DSP ki an menm tan pwosesis algoritm kontwòl motè. Nan pifò ka yo, se yon mikrokontroleur adisyonèl oswa FPGA itilize pou okipe kominikasyon avèk chak kontwolè motè. Souvan yo itilize Ethernet ki baze sou pwotokòl yo se PROFINET la, EtherNet / IP ak EtherCAT estanda yo, ki se toujou en. Lòt pwotokòl gen ladan CAN ak Modbus. Avantaj nan itilize SoCs nan ka sa a se pou sipòte estanda pwodiktè endepandan Ethernet sou yon platfòm FPGA sèl.
Tou depan de objektif sistèm fen a, pri sistèm lan ka optimize pa re-kouri pwotokòl IP ak pwotokòl (pou kominikasyon), oswa avèk fonctionnalités dékiré fonctionnalités nan kenkayri (FPGA) ak lojisyèl (ARMCortex-M3 subsystem).
SmartFusion2 FPGAs mikrosemi yo te bati-an CAN, wo-vitès USB ak Gigabit Ethernet modil kòm yon pati nan subsystem la mikrokontroleur. Mwayen vitès SERDES anwo nan syèl la itilize itilize pou aplike pwotokòl ki enplike transfè done seri.
sekirite
SmartFusion2 SoCFPGA aparèy la gen plizyè konsepsyon ak karakteristik sekirite done. Karakteristik sekirite konsepsyon tankou DPA sètifikasyon anti-pwoteksyon pwoteksyon ak karakteristik chifreman ka ede pwoteje pwopriyete entelektyèl kliyan yo. Aparèy SoCFPGA genyen ladan tou karakteristik sekirite done tankou ECC akseleratè kenkayri, AES-128/256 ak SHA-256 sèvis yo. Pou sekirite done yo, yo ka itilize konpozan sekirite EnforcITIPSuite ak CodeSEAL lojisyèl sekirite. EnforcITIP gen ladann yon duèl customizable (tankou yon rezo lis) ki efektivman deplase kouch sekirite a nan kenkayri a. CodeSEAL enjenyè kontrent nan firmwèr la, yo ka itilize endepandamman, oswa itilize kòm yon amelyorasyon nan EnforcIT.
Fleksibilite nan aplikasyon pwotokòl pèmèt konsèpteur yo sèvi ak kouch miltip nan sekirite nan legalite enfòmasyon k ap antre nan yon kontwolè siveyans santral.
Fyab
Kwasans lan nan estanda sekirite atravè plizyè mache kondi demand pou segondè fyab. SmartFusion2 fèt pou satisfè bezwen disponiblite segondè, sekirite kritik ak sistèm misyon kritik. Sa ki anba la yo se kèk nan karakteristik yo ki fyab ofri nan SmartFusion2 SoCFPGA.
(1) Single-evènman fache (SEU) iminite zewo FIT konfigirasyon pousantaj. Segondè operasyon fyabilite mande pou SEU iminite zewo FIT pousantaj FPGA konfigirasyon, SmartFusion2 achitekti gen iminite nan radyasyon alfa oswa neutron paske li itilize memwa flash nan konfigirasyon tranzistò yo itilize nan matris routage ak blòk lojik. SRM ki baze sou FPGAs ka gen yon to FIT (tan-echèk) nan nivo lanmè nan 1k 4k, ki se pi wo nan 5,000 pye anwo nivo lanmè. Segondè aplikasyon pou fyab ka aksepte pousantaj FIT anba a 20, fè SmartFusion 2 ideyal pou aplikasyon sa yo.
(2) pwoteksyon EDAC. SmartFusion2 aparèy prezante yon kontwolè Erè ak koreksyon (EDAC) kontwolè ki anpeche yon sèl-evènman evolisyon erè nan memwa microcontroller subsystem (MSS).
(3) Pa gen aparèy konfigirasyon ekstèn. Nan sistèm konplèks ak yon gwo kantite FPGAs, lè l sèvi avèk aparèy ekstèn configuré diminye fyab. Nan pouvwa-up, FPGAs pran tan nan konfigirasyon, ki entwodui konpleksite konsepsyon nan aplikasyon ki itilize plizyè aparèy FPGA. SmartFusion2 SoC FPGA a gen ladan memwa konfigirasyon andedan aparèy la, ki bay benefis la te ajoute nan vire l 'sou lè aparèy la ap mache moute.
(4) Aparèy pou klas tanperati militè yo. Se SmartFusion2 SoCFPGA aparèy la konplètman teste pou kondisyon tanperati militè yo. Aparèy militè yo gen 10k ak 150k inite lojik ak karakteristik sekirite ak karakteristik sekirite done ki pèmèt aksè a akseleratè kriptografik yo.
sòm moute
Mikrosemitech SmartFusion2 SoCFPGA a itilize plizyè blòk optimize IP motè IP ak desen referans pwouve bay plizyè karakteristik ki redwi TCO a nan desen endistriyèl. Kliyan migrasyon soti nan mikrokontroleur a yo pral kapab sèvi ak kèk nan kòd la fin vye granmoun, ak FPGA konsèpteur yo pral kapab ogmante twal la FPGA ak submarm nan ARMCortex-M3 yo kreye yon achitekti efikas ki pèmèt modil la kontwòl modil ak modil kominikasyon yo viv simultaneously nan yon aparèy sèl. pous Prezans nan ARM Cortex-M3 mikrokontroleur subsystem a pèmèt fleksib konsepsyon ak entelijan patisyon pandan y ap optimize pou pèfòmans ak pri. Subsystem nan mikrokontroleur tou enjekte ak dosye done nan ègzekutabl nan vitès debri FPGA konsepsyon. Platfòm SmartFusion2 ofri tou yon pakèt opsyon pou mete ann aplikasyon pwotokòl kominikasyon endistriyèl yo. Li bay tou karakteristik sekirite miltip pou konsepsyon ak done sekirite, osi byen ke karakteristik ki satisfè kondisyon fyab segondè. Se fanmi SmartFusion2 nan aparèy ki te apiye pa sipò ekosistèm pwisan ede kliyan devlope solisyon endistriyèl ak minimòm TCO.
